

特開平4-290424

(43) 公開日 平成4年(1992)10月15日

(51) Int. Cl. ² H 0 1 L 21/28 21/3205 21/90	識別記号 U 7738-4M C 7353-4M 7353-4M	F I	技術表示箇所 F
H 0 1 L 21/88			
審査請求 未請求 請求項の数 2 (全 4 頁)			

(21) 出願番号 特願平3-54985

(22) 出願日 平成3年(1991)3月19日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 清水 泰之

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74) 代理人 弁理士 井桁 貞一


(54) 【発明の名称】 半導体装置の製造方法及び半導体装置

(57) 【要約】

【目的】 半導体ウエーハ内の導電層に至るコンタクトホールを形成する半導体装置の製造方法に関し、特に深さ方向と垂直な深奥部の断面を設計通り形成できるとともに、内側面と絶縁膜の表面との境界領域が滑らかな曲面となるコンタクトホールを形成する半導体装置の製造方法の提供を目的とする。

【構成】 コンタクトホールが形成される領域24aを除いて絶縁膜12にレジストを被着し、異方性エッチングにより領域24aの絶縁膜を除去して半完成コンタクトホール23を形成する異方性エッチング工程と、レジストを除去した半導体ウエーハ11の絶縁膜を等方性エッチングし、半完成コンタクトホールの内側面と絶縁膜12の表面との境界領域Bを滑らかな曲面にしてコンタクトホールを形成する工程とを含ませて半導体装置の製造方法を構成する。

本発明の半導体装置の製造方法及び半導体装置のそれぞれの一定断面について説明するための図



1

【特許請求の範囲】

【請求項1】 半導体ウェーハ(11)上に形成された絶縁膜(12)を貫通し、半導体ウェーハ内の導電層(11a)を露出するコンタクトホール(24)を形成する半導体装置の製造方法において、前記コンタクトホール(24)が形成される領域(24a)の表面を除いて前記絶縁膜(12)の表面にレジスト(10)を被着し、絶縁膜(12)の膜厚方向のエッチング速度がこの膜厚方向と垂直方向のエッチング速度より速い異方性エッチングにより前記領域(24a)の絶縁膜(12)を除去して半完成コンタクトホール(23)を形成する異方性エッチング工程と、前記半完成コンタクトホール(23)を形成されて前記レジスト(10)を除去した前記半導体ウェーハ(11)の前記絶縁膜(12)を等方性エッチングし、半完成コンタクトホール(23)の内側面と絶縁膜(12)の表面との境界領域(8)を滑らかな曲面にして前記コンタクトホール(24)を完成する工程とを含んでなることを特徴とする半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法により形成された前記コンタクトホール(24)を有することを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、半導体ウェーハの表面に形成された絶縁膜を貫通し、半導体ウェーハ内の導電層に至るコンタクトホールを形成する半導体装置の製造方法に関し、特に深さ方向と垂直な深奥部の断面を設計通り形成できるとともに、内側面と絶縁膜の表面との境界領域が滑らかな曲面となるコンタクトホールを形成する半導体装置の製造方法の提供と、この半導体装置の製造方法により形成したコンタクトホールを有し電気的特性が安定し且つ信頼度の高い半導体装置の提供を目的とする。

【0002】

【従来の技術】 次に、従来の半導体装置の製造方法及び半導体装置について図2を参照しながら説明する。図2は、従来の半導体装置の製造方法及び半導体装置を説明するための図であって、同図(a)～同図(d)は製造方法を説明するための工程順要部断面図、同図(e)は半導体装置の要部断面図である。なお、本明細書では、同一部品、同一材料等に対しては全図とおして同じ符号を付与して示す。

【0003】 従来の半導体装置の製造方法は、まず、通常長く使用されているホトリソグラフィ技術を使用し、半導体ウェーハ11の表面に形成された絶縁膜12に被着したレジスト10で、この絶縁膜12のコンタクトホール14を形成する領域14aに被着したレジストを除去し、コンタクトホール14を形成する領域14aの絶縁膜12を露出するエッチング用開口部10aを形成する(同図(a)参照)。

【0004】 次いで、エッチング用開口部10aから絶縁膜12をその当初の膜厚の半分程度まで等方性エッチング

2

して除去し、側断面が凹状をした半完成コンタクトホール13を形成する(同図(b)参照)。

【0005】 この後、絶縁膜12の表面に被着しているレジスト10を除去してから(同図(c)参照)、絶縁膜12をその厚さの途中まで異方性エッチングにより除去すると半完成コンタクトホール13の底部及びその付近の絶縁膜12も除去されて、半導体ウェーハ11内の導電層11aを(大気)に露出するコンタクトホール14が形成されることとなる(同図(d)参照)。

【0006】

【発明が解決しようとする課題】 ところが、従来の半導体装置の製造方法は、前述したように絶縁膜12の当初の膜厚の半分程度までを等方性エッチングして開口部が大気方向にラッパ状に広がった半完成コンタクトホール13を形成し、次にこの半完成コンタクトホール13が形成された絶縁膜12の表面部を異方性エッチングでコンタクトホール14を完成していた。

【0007】 このために、コンタクトホール14の深奥部における深さ方向に垂直な断面の形状にバラツキ、すなわち半導体ウェーハ11内の導電層11aが露出する面積が不揃いとなったり、コンタクトホール14の内側面と絶縁膜の表面との境界領域が鋭い角となっていた。

【0008】 したがって、同図(e)に示すようにかかるコンタクトホール14を有する半導体装置は、半導体ウェーハ11内の導電層11aを外部に導出するためのアルミニウム等よりなる配線パターン15と導電層11aとの間の接触抵抗のバラツキが大きくなり、またコンタクトホール14の内側面と絶縁膜12の表面との境界領域Bで電界16が関与発生するという問題があった。

【0009】 本発明は、かかる問題を解消するためになされたものであって、その第1の目的は深さ方向と垂直な深奥部の断面を設計通りに形成できるとともに、内側面と絶縁膜の表面との境界領域が滑らかな曲面を有するコンタクトホールを形成する半導体装置の製造方法の提供であり、また第2の目的は前記半導体装置の製造方法により形成したコンタクトホールを有し、電気的特性が安定且つ高信頼度の半導体装置の提供にある。

【0010】

【課題を解決するための手段】 図1に示すように前記第1の目的は、半導体ウェーハ11上に形成された絶縁膜12を貫通し、半導体ウェーハ内の導電層11aを露出するコンタクトホール24を形成する半導体装置の製造方法において、コンタクトホール24が形成される領域24aの表面を除いて絶縁膜12の表面にレジスト10を被着し、絶縁膜12の膜厚方向のエッチング速度がこの膜厚方向と垂直方向のエッチング速度より速い異方性エッチングにより領域24aの絶縁膜12を除去して半完成コンタクトホール23を形成する異方性エッチング工程と、半完成コンタクトホール23を形成されてレジスト10を除去した半導体ウェーハ11の絶縁膜12を等方性エッチングし、半完成コンタ

3

クトホール23の内側面と絶縁膜12の表面との境界領域Bを滑らかな曲面にしてコンタクトホール24を完成する工程を含んでなることを特徴とする半導体装置の製造方法により達成される。

【0011】また、図1に示す如く前記第2の目的も、上記半導体装置の製造方法により形成されたコンタクトホール24を具備させてなる半導体装置により達成される。

【0012】

【作用】図1に示すように本発明の半導体装置の製造方法は、絶縁膜12のコンタクトホール24が形成される領域24aの絶縁膜12を異方性エッチングにより除去して半導体ウェーハ11内の導電層11aを露出する半完成コンタクトホール23を形成した後に、絶縁膜12に被着しているレジスト10を除去して絶縁膜12の表層部を等方性エッチングしてコンタクトホール24を完成するようにしている。

【0013】したがって、コンタクトホール24の深奥部の深さ方向に垂直な断面は、コンタクトホール24を形成すべくレジスト10に設けたエッチング用開口部10aの平面視の形状と略同じになるとともに、コンタクトホール24の内側面と絶縁膜12の表面との境界領域Bは滑らかな曲面となる。

【0014】したがって、かかる半導体装置の製造方法により形成したコンタクトホール24を有する半導体装置は、導電層11aを外部に導出するためのアルミニウム等よりなる配線パターン15をこの導電層11aに被着した際に、導電層11aとの間の接触抵抗のバラツキが小さくなるとともに、配線パターン15に亀裂が発生することがなくなることを。

【0015】斯くして、この半導体装置の製造方法によりコンタクトホールを形成した半導体装置は、電気的特性が安定し且つ信頼度を向上することとなる。

【0016】

【実施例】以下、本発明のそれぞれの一実施例について図1を参照しながら説明する。図1は、本発明の半導体装置の製造方法及び半導体装置のそれぞれの一実施例について説明するための図であって、同図(a)～同図(d)は製造方法を説明するための工程順要部側断面図、同図(e)は半導体装置の要部側断面図である。

【0017】本発明の半導体装置の製造方法の一実施例は、図2により説明した従来の半導体装置の製造方法において使用した通常のホトリソグラフィ技術をそのまま使用し、まず、半導体ウェーハ11の表面に形成された絶縁膜12に被着したレジスト10で、この絶縁膜12のコンタクトホール24を形成する領域24aに被着したレジストを除去し、コンタクトホール24を形成する領域24aの絶縁膜12を露出するエッチング用開口部10aを形成する(同図(a)参照)。

4

【0018】次いで、絶縁膜12の膜厚方向のエッチング速度がこの膜厚方向と垂直方向のエッチング速度より速い異方性エッチングによりエッチング用開口部10aが露出した絶縁膜12を除去し、半導体ウェーハ11内の導電層11aを露出する半完成コンタクトホール23を形成する。

(同図(b)参照)。

【0019】この後、絶縁膜12の表面に被着しているレジスト10を除去してから(同図(c)参照)、あらゆる方向のエッチング速度が略同じ等方性エッチングにより、絶縁膜12の表層部を除去すると、深奥部の深さ方向に垂直な断面がレジスト10のエッチング用開口部10aの平面視の形状と略同じ、且つ内側面と絶縁膜12の表面との境界領域Bが滑らかな曲面となるコンタクトホール24が完成することとなる(同図(d)参照)。

【0020】また、同図(e)に示すように如上の半導体装置の製造方法により形成されたコンタクトホール24を有する本発明の半導体装置の一実施例は、導電層11aを外部に導出するためのアルミニウム等よりなる配線パターン15とこの導電層11aとの間の接触抵抗のバラツキが小さくなるとともに、配線パターン15に亀裂が発生することがなくなることを。

【0021】斯くして、本発明の一実施例の半導体装置は、電気的特性が安定し且つ信頼度を向上することとなる。

【0022】

【発明の効果】以上説明したように本発明は、コンタクトホールの深奥部の深さ方向に垂直な断面を設計通りの大きさで形成できるとともに、コンタクトホールの内側面と絶縁膜の表面との境界領域を滑らかな曲面とすることのできる半導体装置の製造方法の提供と、かかる半導体装置の製造方法により形成されたコンタクトホールを有して電気的特性が安定するとともに、高い信頼度を具備した半導体装置の提供を可能にすることとなる。

【図面の簡単な説明】

【図1】は、本発明の半導体装置の製造方法及び半導体装置のそれぞれの一実施例について説明するための図、

【図2】は、従来の半導体装置の製造方法及び半導体装置を説明するための図である。

【符号の説明】

10は、レジスト、

10aは、エッチング用開口部、

11は、半導体ウェーハ、

11aは、内部導電層、

12は、絶縁膜、

13と13bは、半完成コンタクトホール、


14と14bは、コンタクトホール、

15は、配線パターン、

16は、亀裂をそれぞれ示す。


【図1】

本発明の半導体装置の製造方法及び半導体装置のそれぞれの一実施例について説明するための図



【図2】

従来の半導体装置の製造方法及び半導体装置を説明するための図



PAT-NO: JP404290424A
DOCUMENT-IDENTIFIER: JP 04290424 A
TITLE: MANUFACTURE OF
SEMICONDUCTOR
DEVICE, AND
SEMICONDUCTOR
DEVICE
PUBN-DATE: October 15, 1992

INVENTOR-INFORMATION:

NAME	COUNTRY
SHIMIZU, MASAYUKI	

ASSIGNEE-INFORMATION:

NAME	COUNTRY
FUJITSU LTD	N/A

APPL-NO: JP03054995
APPL-DATE: March 19, 1991

INT-CL H01L021/28 ,
(IPC) : H01L021/3205 ,
 H01L021/90

US-CL-CURRENT: 438/FOR.395

ABSTRACT:

PURPOSE: To manufacture a semiconductor device forming a contact hole, which forms a section of the deepest part vertical especially to the depth direction according to a plan while making the boundary region between the inside face and the surface of an insulating film a smooth curve as to the manufacture of the semiconductor device which forms the contact hole coming to a conductive layer inside a semiconductor layer.

CONSTITUTION: Manufacture of a semiconductor device while including an anisotropic etching process, in which a resist is stuck to an insulating film 12 excepting a region 24a where a contact hole is to be formed and the insulating film of the

region 24a is removed by anisotropic etching so as to form a half-finished contact hole 23, as well as a process, in which the insulating film of a semiconductor wafer 11, where the resist is removed, is subjected to isotropic etching, and a boundary region B between an inside face of the half-finished contact hole and the surface of the insulating film 12 is made a smooth and curved surface so as to form the contact hole.

COPYRIGHT: (C)1992,JPO&Japio